PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-108064

(43) Date of publication of application: 11.04.2003

(51)Int.Cl.

G09G 3/28 G09G 3/20

(21)Application number : 2002-228035

(71)Applicant: SAMSUNG SDI CO LTD

(22) Date of filing:

05.08.2002

(72)Inventor: RI SHURETSU

KANG KYOUNG HO

KIM HEE-HWAN

(30)Priority

Priority number: 2001 200147311 Priority date: 06.08.2001 Priority country: KR

2002 200213573

13.03.2002


KR

(54) METHOD AND DEVICE FOR DRIVING PLASMA DISPLAY PANEL

(57)Abstract:

PROBLEM TO BE SOLVED: To efficiently use the power of a plasma display panel.

SOLUTION: First and second signal lines for supplying first and second voltages are formed, and an inductor is formed between one end of a panel capacitor and a third voltage. Energy is preserved in the inductor through a route formed between the third voltage and the first signal line with the voltage in one end of the panel capacitor practically fixed to the first voltage. Next, a resonance current generated between the inductor and the panel capacitor and the preserved energy are utilized to raise the voltage in one end of the panel capacitor to the second voltage practically. Energy is preserved in the inductor through a route formed between the third



voltage and the second signal line with the voltage in one end of the panel capacitor practically fixed to the second voltage. Next, the resonance current generated between the inductor and the panel capacitor and the preserved energy are utilized to raise the voltage in

one end of the panel capacitor to the first voltage practically.

LEGAL STATUS

[Date of request for examination]

25.06.2004

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-108064 (P2003-108064A)

(43)公開日 平成15年4月11日(2003.4.11)

(51) Int.Cl.7		識別記号	FΙ		į	73(参考)
G 0 9 G	3/28		C 0 9 G	3/20	6 2 1 C	5 C 0 8 0
	3/20	6 2 1		3/28	. l	
					E	

審査請求 未請求 請求項の数36 〇L (全 18 頁)


(21)出願番号	特願2002-228035(P2002-228035)	(71)出願人	590002817
			三星エスディアイ株式会社
(22) 出願日	平成14年8月5日(2002.8.5)		大韓民國京畿道水原市八達區▲しん▼洞
			575番地
(31)優先権主張番号	2001-047311	(72)発明者	李 周烈
(32)優先日	平成13年8月6日(2001.8.6)		大韓民国忠清南道牙山市陰峰面銅岩里山87
(33)優先権主張国	韓国 (KR)		- 1番地 ブルー棟21/号
(31)優先権主張番号	2002-013573	(72)発明者	姜 京湖
(32)優先日	平成14年3月13日(2002.3.13)		大韓民国忠清南道牙山市湯井面(番地な
(33)優先権主張国	韓国 (KR)		し) サムイルアパート101棟1504号
		(74)代理人	100089037
		(, , , , , , , , , , , , , , , , , , ,	弁理士 渡邊 降 (外1名)
			最終頁に続く
			カメルく ライ・レールレ へ

(54) 【発明の名称】 プラズマディスプレイパネルの駆動装置及び駆動方法

(57)【要約】

【課題】 プラズマディスプレイパネルの電力を効率的 に用いる。

【解決手段】 第1及び第2電圧を供給するための第1 及び第2信号線、パネルキャパシターの一端と第3電圧 間にインダクタが形成されている。パネルキャパシター の一端の電圧を第1電圧に実質的に固定した状態で、第 3電圧と第1信号線間に形成される経路を通じてインダ クタにエネルギーを保存する。次にインダクタとパネル キャパシター間に発生する共振電流と保存されたエネル ギーを利用してパネルキャパシターの一端の電圧を実質 的に第2電圧まで下げる。そしてパネルキャパシターの 一端の電圧を第2電圧に実質的に固定した状態で、第3 電圧と第2信号線間に形成される経路を通じてインダク タにエネルギーを保存する。次にインダクタとパネルキャパシター間に発生する共振電流と保存されたエネルギャパシター間に発生する共振電流と保存されたエネルギーを利用してパネルキャパシターの一端の電圧を実質的 に第1電圧まで上げる。



【特許請求の範囲】

【請求項1】 複数のアドレス電極、互いに対をなして 配列された複数の走査電極と維持電極、及び前記アドレ ス電極、走査電極及び維持電極の間に形成されるパネル キャパシターを含むプラズマディスプレイパネルを駆動 するプラズマディスプレイパネル駆動回路において、

第1及び第2電圧を各々供給するための第1及び第2信号線、そして前記パネルキャパシターの一端と第3電圧との間に電気的に連結される少なくとも一つのインダクタを含み、

前記パネルキャパシターの一端が前記第1電圧に実質的 に維持されている状態で、第1方向の電流が前記インダ クタに供給されて第1エネルギーが保存されるように前 記第1信号線を前記インダクタと電気的に連結するため の第1電流経路、

前記インダクタと前記パネルキャパシターとの間に共振 を発生させ、前記共振による電流と前記第1エネルギー とを利用して前記パネルキャパシターの一端の電圧を実 質的に前記第2電圧まで下げるための第2電流経路、

前記パネルキャパシターの一端が前記第2電圧に実質的に維持されている状態で、前記第1方向と反対方向である第2方向の電流が前記インダクタに供給されて第2エネルギーが保存されるように前記第2信号線を前記インダクタと電気的に連結するための第3電流経路、そして前記インダクタと前記パネルキャパシターとの間に共振を発生させ、前記共振による電流と前記第2エネルギーとを利用して前記パネルキャパシターの一端の電圧を実質的に前記第1電圧まで上げるための第4電流経路を含むプラズマディスプレイパネル駆動回路。

【請求項2】 前記パネルキャパシターの一端の電圧が 前記第1または第2電圧に変わった時に前記インダクタ にエネルギーが残っている、請求項1に記載のプラズマ ディスプレイパネル駆動回路。

【請求項3】 前記パネルキャパシターの一端の電圧が 前記第1または第2電圧に変わった時に前記インダクタ に残っているエネルギーを各々回収するための第5及び 第6電流経路をさらに含む、請求項2に記載のプラズマ ディスプレイパネル駆動回路。

【請求項4】 前記第1及び第2方向の電流が同一インダクタを通過する、請求項1に記載のプラズマディスプレイパネル駆動回路。

【請求項5】 前記インダクタは、前記第1方向の電流が通過する第1インダクタ及び前記第2方向の電流が通過する第2インダクタを含む、請求項1に記載のプラズマディスプレイパネル駆動回路。

【請求項6】 前記パネルキャパシターの一端の電圧が 前記第1または第2電圧に維持されるように各々前記第 1及び第2信号線が前記パネルキャパシターの一端に連 結される、請求項1に記載のプラズマディスプレイパネ ル駆動回路。 【請求項7】 前記第1及び第2信号線上に各々形成されて前記第1及び第3電流経路が形成されるように各々動作する第1及び第2スイッチング素子、そして前記インダクタと前記第3電圧との間に並列に連結されて各々第1及び第2電流経路と第3及び第4電流経路とが形成されるように動作する第3及び第4スイッチング素子をさらに含む、請求項1に記載のプラズマディスプレイパネル駆動回路。

【請求項8】 前記第1及び第2スイッチング素子がボディーダイオードを有する、請求項7に記載のプラズマディスプレイパネル駆動回路。

【請求項9】 前記第3電圧は前記第1及び第2電圧の和の半分に相当する電圧である、請求項1に記載のプラズマディスプレイパネル駆動回路。

【請求項10】 前記第1及び第2電圧は大きさが同一で電位極性が反対であり、前記第3電圧は接地電圧である、請求項9に記載のプラズマディスプレイパネル駆動回路。

【請求項11】 一端が前記第1電圧を供給する第1電源または接地端に選択的に電気的に連結されるキャパシターをさらに含み、

前記第1信号線は前記第1電源と電気的に連結されて形成され、

前記第2信号線は前記第1電源によって前記第1電圧に 充電されたキャパシターの他端に電気的に連結されて形成される、請求項10に記載のプラズマディスプレイパネル駆動回路。

【請求項12】 前記第1信号線は前記第1電圧を供給する第1電源と前記パネルキャパシターの一端との間に電気的に連結される第1スイッチング素子を含み、

前記第2信号線は接地端と前記第1スイッチング素子との間に連結される第2スイッチング素子、及び前記第1及び第2スイッチング素子の接点と前記パネルキャパシターの一端との間に電気的に連結されるキャパシターを含む、請求項10に記載のプラズマディスプレイパネル駆動回路。

【請求項13】 複数のアドレス電極、互いに対をなして配列された複数の走査電極と維持電極、及び前記アドレス電極、走査電極及び維持電極の間に形成されるパネルキャパシターを含むプラズマディスプレイパネルを駆動するプラズマディスプレイパネル駆動回路において、第1電圧及び前記第1電圧と反対極性の第2電圧を各々供給するための第1及び第2信号線、そして前記パネルキャパシターの一端と接地端との間に電気的に連結される少なくとも一つのインダクタを含み、

前記第1信号線によって実質的に前記第1電圧に固定されたパネルキャパシターの一端と接地端との間で前記インダクタと前記パネルキャパシターとの間の共振を発生させ、前記共振電流で前記パネルキャパシターの一端の電圧を実質的に前記第2電圧まで下げるための第1電流

経路、そして前記第2信号線によって実質的に前記第2電圧に固定されたパネルキャパシターの一端と接地端との間で前記インダクタと前記パネルキャパシターとの間の共振を発生させ、前記共振電流で前記パネルキャパシターの一端の電圧を実質的に前記第1電圧まで上げるための第2電流経路を含むプラズマディスプレイパネル駆動回路。

【請求項14】 前記第1及び第2方向の電流が同一なインダクタを通過する、請求項13に記載のプラズマディスプレイパネル駆動回路。

【請求項15】 前記インダクタは、前記第1方向の電流が通過する第1インダクタ及び前記第2方向の電流が通過する第2インダクタを含む、請求項13に記載のプラズマディスプレイパネル駆動回路。

【請求項16】 接地端と前記インダクタとの間に並列に連結されて前記第1及び第2電流経路が形成されるように各々動作する第1及び第2スイッチング素子、そして前記第1及び第2信号線上に各々形成されて前記パネルキャパシターの一端の電圧が各々前記第1及び第2電圧に固定されるように動作する第3及び第4スイッチング素子をさらに含む、請求項13に記載のプラズマディスプレイパネル駆動回路。

【請求項17】 前記第3及び第4スイッチング素子は ボディーダイオードを有する、請求項16に記載のプラ ズマディスプレイパネル駆動回路。

【請求項18】 一端が前記第1電圧を供給する第1電源または接地端に選択的に電気的に連結されるキャパシターをさらに含み、

前記第1信号線は前記第1電源と電気的に連結されて形成され、

前記第2信号線は前記第1電源によって前記第1電圧に 充電されたキャパシターの他端に電気的に連結されて形 成される、請求項13に記載のプラズマディスプレイパ ネル駆動回路。

【請求項19】 前記第1信号線は前記第1電圧を供給する第1電源と前記パネルキャパシターの一端との間に電気的に連結される第1スイッチング素子を含み、

前記第2信号線は接地端と前記第1スイッチング素子との間に連結される第2スイッチング素子、及び前記第1及び第2スイッチング素子の接点と前記パネルキャパシターの一端との間に電気的に連結されるキャパシターを含む、請求項13に記載のプラズマディスプレイパネル駆動回路。

【請求項20】 複数のアドレス電極、互いに対をなして配列された複数の走査電極と維持電極、及び前記アドレス電極、走査電極及び維持電極の間に形成されるパネルキャパシターを含むプラズマディスプレイパネルを駆動するプラズマディスプレイパネル駆動回路において、互いに反対極性の電圧である第1及び第2電圧を各々供給する第1及び第2信号線の間に直列に連結されてその

接点が前記パネルキャパシターの一端に電気的に連結される第1及び第2スイッチング素子、

前記パネルキャパシターの一端に電気的に連結される少なくとも一つのインダクタ、そして接地端と前記インダクタとの間に並列に連結される第3及び第4スイッチング素子を含むプラズマディスプレイパネル駆動回路。

【請求項21】 一端が前記第1電圧を供給する電源または接地端に選択的に電気的に連結されるキャパシターをさらに含み、

前記第1信号線は前記電源と電気的に連結されて形成さ れ

前記第2信号線は前記電源によって前記第1電圧に充電されたキャパシターの他端に電気的に連結されて形成される、請求項20に記載のプラズマディスプレイパネル駆動回路。

【請求項22】 前記第1信号線は前記第1電圧を供給する電源と前記パネルキャパシターの一端との間に電気的に連結される第5スイッチング素子を含み、

前記第2信号線は接地端と前記第1スイッチング素子との間に連結される第6スイッチング素子、及び前記第5及び第6スイッチング素子の接点と前記パネルキャパシターの一端との間に電気的に連結されるキャパシターを含む、請求項20に記載のプラズマディスプレイパネル駆動回路。

【請求項23】 前記第1及び第2スイッチング素子は ボディーダイオードを有する、請求項20に記載のプラ ズマディスプレイパネル駆動回路。

【請求項24】 複数のアドレス電極、互いに対をなして配列された複数の走査電極と維持電極、及び前記アドレス電極、走査電極及び維持電極の間に形成されるパネルキャパシターを含むプラズマディスプレイパネルを駆動するプラズマディスプレイパネル駆動回路において、第1及び第2電圧を各々供給する第1及び第2信号線の間に直列に連結されてその接点が前記パネルキャパシターの一端に電気的に連結される第1及び第2スイッチング素子、

前記パネルキャパシターの一端に電気的に連結される少なくとも一つのインダクタ、そして前記第1及び第2電圧の中間電圧である第3電圧と前記インダクタとの間に並列に連結される第3及び第4スイッチング素子を含み、

前記第3電圧と前記第1及び第2信号線とを通じて各々 形成される第1及び第2電流経路を通じて前記インダク 夕に各々第1及び第2エネルギーを保存し、前記第1及 び第2エネルギーを利用して前記パネルキャパシターを 各々放電及び充電するプラズマディスプレイパネル駆動 回路。

【請求項25】 一端が前記第1電圧を供給する電源または接地端に選択的に電気的に連結されるキャパシターをさらに含み、

前記第1信号線は前記電源と電気的に連結されて形成さ わ

前記第2信号線は前記電源によって前記第1電圧に充電されたキャパシターの他端に電気的に連結されて形成される、請求項24に記載のプラズマディスプレイパネル駆動回路。

【請求項26】 前記第1信号線は前記電源と前記第1 スイッチング素子との間に連結される第5スイッチング 素子を含み、

前記第2信号線は前記パネルキャパシターの一端と接地端との間に電気的に連結される第6スイッチング素子を含み、

前記キャパシターの他端は前記第5スイッチング素子が 導通する場合には接地端と電気的に連結される、請求項 25に記載のプラズマディスプレイパネル駆動回路。

【請求項27】 前記第1及び第2スイッチング素子は ボディーダイオードを有する、請求項24に記載のプラ ズマディスプレイパネル駆動回路。

【請求項28】 パネルキャパシター、前記パネルキャパシターの一端に電気的に連結される少なくとも一つのインダクタ、そして前記パネルキャパシターの一端に第1電圧と前記第1電圧より低いレベルの第2電圧とを供給する第1及び第2信号線を含むプラズマディスプレイパネルを駆動する方法において、

前記パネルキャパシターの一端の電圧を前記第1電圧に 実質的に固定した状態で、前記第1及び第2電圧の間の 電圧である第3電圧と前記第1信号線との間に形成され る経路を通じて前記インダクタにエネルギーを保存する 第1段階、

前記インダクタと前記パネルキャパシターとの間に発生する共振電流と前記第1段階で保存したエネルギーとを利用して前記パネルキャパシターの一端の電圧を実質的に前記第2電圧まで下げる第2段階、

前記パネルキャパシターの一端の電圧を前記第2電圧に 実質的に固定した状態で、前記第2信号線と前記第3電 圧との間に形成される経路を通じて前記インダクタにエネルギーを保存する第3段階、そして前記インダクタと 前記パネルキャパシターとの間に発生する共振電流と前 記第3段階で保存したエネルギーとを利用して前記パネルキャパシターの一端の電圧を実質的に前記第1電圧まで上げる第4段階を含むプラズマディスプレイパネルの 駆動方法。

【請求項29】 前記第2及び第4段階において、前記パネルキャパシターの電圧が各々前記第2及び第1電圧に変わる時に前記インダクタにエネルギーが存在する、請求項28に記載のプラズマディスプレイパネルの駆動方法。

【請求項30】 前記第2及び第4段階は、各々前記パネルキャパシターの一端の電圧が前記第2及び第1電圧に変わった後に前記インダクタに残っているエネルギー

を回収する段階をさらに含む、請求項29に記載のプラ ズマディスプレイパネルの駆動方法。

【請求項31】 前記第1及び第3段階において、エネルギーが保存される前記インダクタは同一なインダクタである、請求項28に記載のプラズマディスプレイパネルの駆動方法。

【請求項32】 前記インダクタは第1及び第2インダクタを含み、

前記第1及び3段階は各々前記第1及び第2インダクタ にエネルギーを保存する、請求項28に記載のプラズマ ディスプレイパネルの駆動方法。

【請求項33】 第1方向に配列された複数のアドレス電極、互いに対をなして第2方向に配列された複数の第1及び第2電極を含むプラズマパネル、前記第1、第2電極及びアドレス電極に駆動信号を供給する駆動回路を含むプラズマディスプレイパネル装置において、

前記駆動回路は、

第1及び第2電圧を各々供給するための第1及び第2信 号線

前記プラズマパネルのパネルキャパシターの一端と第3 電圧のと間に電気的に連結される少なくとも一つのイン ダクタ、

前記パネルキャパシターの一端が前記第1電圧に実質的 に維持されている状態で、第1方向の電流が前記インダ クタに供給されて第1エネルギーが保存されるように前 記第1信号線を前記インダクタと電気的に連結するため の第1電流経路、

前記インダクタと前記パネルキャパシターとの間に共振を発生させ、前記共振による電流と前記第1エネルギーとを利用して前記パネルキャパシターの一端の電圧を実質的に前記第2電圧まで下げるための第2電流経路、

前記パネルキャパシターの一端が前記第2電圧に実質的に維持されている状態で、前記第1方向と反対方向である第2方向の電流が前記インダクタに供給されて第2エネルギーが保存されるように前記第2信号線を前記インダクタと電気的に連結するための第3電流経路、そして前記インダクタと前記パネルキャパシターとの間に共振を発生させ、前記共振による電流と前記第2エネルギーとを利用して前記パネルキャパシターの一端の電圧を実質的に前記第1電圧まで上げるための第4電流経路を含むプラズマディスプレイパネル装置。

【請求項34】 第1方向に配列された複数のアドレス 電極、互いに対をなして第2方向に配列された複数の第 1及び第2電極を含むプラズマパネル、前記第1、第2 電極及びアドレス電極に駆動信号を供給する駆動回路を 含むプラズマディスプレイパネル装置において、

前記駆動回路は、

第1電圧及び前記第1電圧と反対極性の第2電圧を各々供給するための第1及び第2信号線、

前記プラズマパネルのパネルキャパシターの一端と接地

端との間に電気的に連結される少なくとも一つのインダクタ、

前記第1信号線によって実質的に前記第1電圧に固定されたパネルキャパシターの一端と接地端との間で前記インダクタと前記パネルキャパシターとの間の共振を発生させ、前記共振電流で前記パネルキャパシターの一端の電圧を実質的に前記第2電圧まで下げるための第1電流経路、そして前記第2信号線によって実質的に前記第2電圧に固定されたパネルキャパシターの一端と接地端との間で前記インダクタと前記パネルキャパシターとの間の共振を発生させ、前記共振電流で前記パネルキャパシターの一端の電圧を実質的に前記第1電圧まで上げるための第2電流経路を含むプラズマディスプレイパネル装置。

【請求項35】 第1方向に配列された複数のアドレス 電極、互いに対をなして第2方向に配列された複数の第 1及び第2電極を含むプラズマパネル、前記第1、第2 電極及びアドレス電極に駆動信号を供給する駆動回路を 含むプラズマディスプレイパネル装置において、 前記駆動回路は、

互いに反対極性の電圧である第1及び第2電圧を各々供給する第1及び第2信号線の間に直列に連結されてその接点が前記プラズマパネルのパネルキャパシターの一端に電気的に連結される第1及び第2スイッチング素子、前記パネルキャパシターの一端に電気的に連結される少なくとも一つのインダクタ、そして接地端と前記インダクタとの間に並列に連結される第3及び第4スイッチング素子を含むプラズマディスプレイパネル装置。

【請求項36】 第1方向に配列された複数のアドレス電極、互いに対をなして第2方向に配列された複数の第1及び第2電極を含むプラズマパネル、前記第1、第2電極及びアドレス電極に駆動信号を供給する駆動回路を含むプラズマディスプレイパネル装置において、前記駆動回路は、

第1及び第2電圧を各々供給する第1及び第2信号線の間に直列に連結されてその接点が前記プラズマパネルのパネルキャパシターの一端に電気的に連結される第1及び第2スイッチング素子、

前記パネルキャパシターの一端に電気的に連結される少なくとも一つのインダクタ、そして前記第1及び第2電圧の中間電圧である第3電圧と前記インダクタとの間に並列に連結される第3及び第4スイッチング素子を含み、

前記第3電圧と前記第1及び第2信号線とを通じて各々 形成される第1及び第2電流経路を通じて前記インダク 夕に各々第1及び第2エネルギーを保存し、前記第1及 び第2エネルギーを利用して前記パネルキャパシターを 各々放電及び充電するプラズマディスプレイパネル装 置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はプラズマディスプレイパネルの駆動装置及び駆動方法に関し、特に、プラズマディスプレイパネル駆動回路に関する。

[0002]

【従来の技術】プラズマディスプレイパネルは、気体放電によって生成されたプラズマを利用して文字または映像を表示する平面表示装置であって、その大きさに応じて数十から数百万個以上の画素がマトリックス形態に配列されている。このようなプラズマディスプレイパネルは、印加される駆動電圧波形の形態と放電セルの構造とによって直流型と交流型とに区分される。

【0003】直流型プラズマディスプレイパネルは、電極が放電空間に絶縁不在のまま露出されているので電圧が印加される期間には電流が放電空間にそのまま流れるようになり、これを改善するため電流制限のための抵抗を作らなければならない短所がある。反面、交流型プラズマディスプレイパネルは、電極を誘電体層が覆っているので自然なキャパシタンス成分の挿入により電流が制限され、放電時にイオンの衝撃から電極が保護されるので直流型に比べて寿命が長いという長所がある。

【0004】一般に、交流型プラズマディスプレイパネルの駆動方法は、時間的な動作変化で表現して、リセット(初期化)期間、記録(アドレッシング)期間、維持期間及び消去期間から構成される。

【0005】リセット期間は、セルでアドレッシング動作が円滑に行われるようにするために各セルの状態を初期化する期間であり、記録期間は、パネルにおいてオンされるセルとオンされないセルとを選別してオンされるセル (アドレッシングされたセル) に壁電荷を積む動作を行う期間である。維持期間は、アドレッシングされたセルに実際に画像を表示するための放電を行う期間であり、消去期間は、セルの壁電荷を減少させて維持放電を終了させる期間である。

【0006】交流型プラズマディスプレイパネルでは、その維持放電のための走査電極及び維持電極が容量性負荷として作用するため、走査電極及び維持電極にはキャパシタンスが存在し、維持放電のための波形を印加するには放電のための電力以外に充放電の無効電力が必要である。したがって、プラズマディスプレイパネルの維持放電回路は、無効電力を回収して再使用する電力回収回路を一般に含む。そして、このような回路として、L.F.Weber等によって提案された維持放電回路(米国特許番号4,866,349及び5,081,400)がある。

【0007】しかし、このような従来の維持放電回路は、インダクタと容量性負荷(パネルキャパシター)との共振を利用して電力を再使用するために電力回収用キャパシターが外部電源の半分に相当する電圧を充電していなければ完全な動作ができない。このような電力回収

用キャパシターの電位を一定に維持するためには、外部 キャパシターの容量をパネルキャパシターの容量より非 常に大きくしなければならないので、駆動回路の構成に おいて複雑で、その製作において多くの素子を使用しな ければならない問題点がある。

[0008]

【発明が解決しようとする課題】本発明が達成しようと する技術的課題は、電力を回収できる簡便なプラズマディスプレイパネル駆動回路を提供することにある。

[0009]

【課題を解決するための手段】本発明の第1の特徴によるプラズマディスプレイパネル駆動回路は、各々第1及び第2電圧を供給するための第1及び第2信号線、そしてパネルキャパシターの一端と第3電圧との間に電気的に連結される少なくとも一つのインダクタを含む。

【0010】前記パネルキャパシターの一端が前記第1 電圧に実質的に維持されている状態で第1電流経路が形 成され、第1方向の電流が前記インダクタに供給されて 第1エネルギーが保存されるように前記第1信号線を前 記インダクタと電気的に連結する。そして、第2電流経 路が形成され、前記インダクタと前記パネルキャパシタ ーとの間に共振が発生して、前記共振による電流と前記 第1エネルギーとを利用して前記パネルキャパシターの 一端の電圧を実質的に前記第2電圧まで下げる。次に、 前記パネルキャパシターの一端が前記第2電圧に実質的 に維持されている状態で第3電流経路が形成され、前記 第1方向と反対方向である第2方向の電流が前記インダ クタに供給されて第2エネルギーが保存されるように前 記第2信号線を前記インダクタと電気的に連結する。そ して、第4電流経路が形成され、前記インダクタと前記 パネルキャパシターとの間に共振が発生して、前記共振 による電流と前記第2エネルギーとを利用して前記パネ ルキャパシターの一端の電圧を実質的に前記第1電圧ま で上げる。

【0011】前記パネルキャパシターの一端の電圧が前記第1及び第2電圧に変わった時に前記インダクタにエネルギーが残っていて、前記パネルキャパシターの一端の電圧が前記第1及び第2電圧に変わった時に前記インダクタに残っているエネルギーを各々回収するための第5及び第6電流経路をさらに含むのが好ましい。

【0012】前記第1及び第2方向の電流が同一インダクタを通過することができる。または、前記インダクタは、前記第1方向の電流が通過する第1インダクタ及び前記第2方向の電流が通過する第2インダクタを含むことができる。

【0013】前記パネルキャパシターの一端の電圧が前記第1及び第2電圧に維持されるように各々前記第1及び第2信号線が前記パネルキャパシターの一端に連結されるのが好ましい。

【0014】プラズマディスプレイパネル駆動回路は、

前記第1及び第2信号線上に各々形成されて前記第1及び第3電流経路が各々形成されるように動作する第1及び第2スイッチング素子、そして前記インダクタと前記第3電圧との間に並列に連結されて各々第1及び第2電流経路と第3及び第4電流経路とが形成されるように動作する第3及び第4スイッチング素子をさらに含むのが好ましい。そして、前記第1及び第2スイッチング素子は、半導体集積回路に用いられる素子分離用pn接合のような、ボディーダイオードを有するのが好ましい。

【0015】前記第3電圧は、前記第1及び第2電圧の 和の半分に相当する電圧であるのが好ましい。また、前 記第1及び第2電圧は大きさが同一で電位極性が反対で あり、前記第3電圧は接地電圧であるのが好ましい。

【0016】プラズマディスプレイパネル駆動回路は、一端が前記第1電圧を供給する第1電源または接地端に選択的に電気的に連結されるキャパシターをさらに含むことができる。前記第1信号線は前記第1電圧を供給する第1電源と電気的に連結されて形成され、前記第2信号線は前記第1電源によって前記第1電圧に充電されたキャパシターの他端に電気的に連結されて形成される。

【0017】本発明の第2の特徴によるプラズマディスプレイパネル駆動回路は、第1電圧及び前記第1電圧と反対極性の第2電圧を各々供給するための第1及び第2信号線、そしてパネルキャパシターの一端と接地端との間に電気的に連結される少なくとも一つのインダクタを含む。

【0018】前記第1信号線によって実質的に前記第1電圧に固定されたパネルキャパシターの一端と接地端との間に第1電流経路が形成され、前記インダクタと前記パネルキャパシターとの間の共振を発生させ、前記共振電流で前記パネルキャパシターの一端の電圧を実質的に前記第2電圧まで下げる。そして、前記第2信号線によって実質的に前記第2電圧に固定されたパネルキャパシターの一端と接地端との間に第2電流経路が形成され、前記インダクタと前記パネルキャパシターとの間の共振を発生させ、前記共振電流で前記パネルキャパシターの一端の電圧を実質的に前記第1電圧まで上げる。

【0019】プラズマディスプレイパネル駆動回路は、接地端と前記インダクタとの間に並列に連結されて前記第1及び第2電流経路が形成されるように各々動作する第1及び第2スイッチング素子、そして前記第1及び第2信号線上に各々形成されて前記パネルキャパシターの一端の電圧が各々前記第1及び第2電圧に固定されるように動作する第3及び第4スイッチング素子をさらに含むのが好ましい。そして、前記第3及び第4スイッチング素子はボディーダイオードを有するのが好ましい。

【0020】本発明の第3の特徴によるプラズマディスプレイパネル駆動回路は、互いに反対極性の電圧である第1及び第2電圧を各々供給する第1及び第2信号線の間に直列に連結されてその接点がパネルキャパシターの

一端に電気的に連結される第1及び第2スイッチング素子、前記パネルキャパシターの一端に電気的に連結される少なくとも一つのインダクタ、そして接地端と前記インダクタとの間に並列に連結される第3及び第4スイッチング素子を含む。

【0021】本発明の第4の特徴によるプラズマディスプレイパネル駆動回路は、第1及び第2電圧を各々供給する第1及び第2信号線の間に直列に連結されてその接点がパネルキャパシターの一端に電気的に連結される第1及び第2スイッチング素子、前記パネルキャパシターの一端に電気的に連結される少なくとも一つのインダクタ、そして前記第1及び第2電圧の中間電圧である第3電圧と前記インダクタとの間に並列に連結される第3及び第4スイッチング素子を含む。そして、前記第3電圧と前記第1及び第2信号線とを通じて各々形成される第1及び第2電流経路を通じて前記インダクタに各々第1及び第2エネルギーを保存し、前記第1及び第2エネルギーを用して前記パネルキャパシターを各々放電及び充電する。

【0022】本発明の第3及び4の特徴によるプラズマディスプレイパネル駆動回路は、一端が前記第1電圧を供給する電源または接地端に選択的に電気的に連結されるキャパシターをさらに含むことができる。この時、前記第1信号線は前記電源と電気的に連結されて形成され、前記第2信号線は前記電源によって前記第1電圧に充電されたキャパシターの他端に電気的に連結されて形成される。

【0023】本発明によるプラズマディスプレイパネル の駆動方法によると、まず、パネルキャパシターの一端 の電圧を第1電圧に実質的に固定した状態で、第1及び 第2電圧間の電圧である第3電圧と前記第1信号線との 間に形成される経路を通じて前記インダクタにエネルギ ーを保存する。次に、前記インダクタと前記パネルキャ パシターとの間に発生する共振電流と前記保存されたエ ネルギーとを利用して前記パネルキャパシターの一端の 電圧を実質的に前記第2電圧まで下げる。そして、前記 パネルキャパシターの一端の電圧を前記第2電圧に実質 的に固定した状態で、前記第3電圧と前記第2信号線と の間に形成される経路を通じて前記インダクタにエネル ギーを保存する。次に、前記インダクタと前記パネルキ ャパシターとの間に発生する共振電流と前記保存された エネルギーとを利用して前記パネルキャパシターの一端 の電圧を実質的に前記第1電圧まで上げる。

【0024】前記パネルキャパシターの一端の電圧が各々前記第2及び第1電圧に変わった後に前記インダクタに残っているエネルギーを回収するのが好ましい。

[0025]

【発明の実施の形態】以下で、添付した図面を参考にして、本発明の実施例について、本発明の属する技術分野 において通常の知識を有する者が容易に実施できるよう

に詳細に説明する。しかし、本発明は多様に相異した形態に実現することができ、ここで説明する実施例に限定されない。

【0026】図面においては、本発明を明確に説明するために、説明と関係のない部分は省略した。明細書全体を通じて類似した部分については同一な図面符号を付けた。ある部分が他の部分と連結されているとする時は、直接的に連結されている場合だけでなくその中間に他の素子を介して電気的に連結されている場合も含む。

【0027】まず、本発明の実施例によるプラズマディスプレイパネル及びその駆動方法について図面を参考にして詳細に説明する。

【0028】まず、図1を参照して本発明の実施例によるプラズマディスプレイパネルについて説明する。

【0029】図1は本発明の実施例によるプラズマディスプレイパネルを示す図面である。図1に示したように、本発明の実施例によるプラズマディスプレイパネルは、プラズマパネル100、アドレス駆動部200、走査・維持駆動部300及び制御部400を含む。

【0030】プラズマパネル100は、列方向に長い複数の導体が互いに平行に配列されているアドレス電極群 ($A1\sim Am$)、行方向に長い複数の導体対 (X、Y)が互いに並行且つジグザグに配列されている走査電極群 ($Y1\sim Yn$) (以下、Y電極とする)と維持電極群 ($X1\sim Xn$) (以下、X電極とする)を含む。X電極 ($X1\sim Xn$) は各Y電極 ($Y1\sim Yn$) に対応する対として形成され、一般にその一端が互いに共通に連結されている。

【0031】アドレス駆動部200は、制御部400からアドレス駆動制御信号を受信して表示しようとする放電セルを選択するための表示データ信号を各アドレス電極に印加する。走査・維持駆動部300は、維持放電回路320(図2)を含み、この維持放電回路320は、制御部400から維持放電信号を受信してY電極とX電極とに維持パルス電圧を交互に入力する。入力された維持パルス電圧によって選択された放電セルで維持放電が起こる。

【0032】制御部400は、外部から映像信号を受信してアドレス駆動制御信号と維持放電信号とを生成して各々アドレス駆動部200と走査・維持駆動部300とに印加する。

【0033】以下では、図2及び図3を参照して本発明の第1実施例による維持放電回路320について詳しく説明する。

【0034】図2は本発明の第1実施例によるプラズマディスプレイパネルの維持放電回路の回路図であり、図3は本発明の第1実施例によるプラズマディスプレイパネルの維持放電回路の駆動タイミング図面である。

【0035】図2に示したように、本発明の第1実施例による維持放電回路320は、維持放電部322と電力

回収部324とを含む。維持放電部322は、正電源 (Vs)と負電源(-Vs)との間に直列に連結される スイッチング素子(S1、S2)を含み、スイッチング 素子(S1、S2)の接続点はプラズマパネル(プラズ マパネルは容量性負荷として作用するので、以下、パネ ルキャパシター(Cp)として表示する)の一つの電極 (以下、Y電極と仮定する)に連結されている。電源 (Vs、-Vs)は、各々Vs及び-Vsに相当する電 圧を供給する。パネルキャパシター (Cp) の他の電極 には、図の右端に示す他の維持放電回路が連結される。 【0036】電力回収部324は、スイッチング素子 (S1、S2)の接続点に一端が連結されているインダ クタ(L)とスイッチング素子(S3、S4)とを含 み、スイッチング素子(S3、S4)は、インダクタ (L)の他方の端と接地端との間に並列に連結されてい る。また、電力回収部324は、スイッチング素子(S 3)とインダクタ(L)との間の経路及びスイッチング 素子(S4)とインダクタ(L)との間の経路に各々形 成されるダイオード(D1、D2)をさらに含むことが できる。

【0037】図2では、維持放電部322及び電力回収部324に含まれるスイッチング素子(S1、S2、S3、S4)をMOSFETで表示したが、これに限定されず、同一または類似した機能を遂行するのであればいかなるスイッチング素子を使用してもかまわない。そして、このようなスイッチング素子は、半導体集積回路のpn接合分離構造のようなボディーダイオードを有するのが好ましい。

【0038】次に、図3を参照して本発明の第1実施例による維持放電回路320の時系列的動作変化を説明する。ここで、変化は4個のモードで一巡するが、モード変化は、スイッチS1~S4の操作により生ずる。

【0039】本発明の第1実施例による動作を行う前に、スイッチング素子(S2)が導通しているので、パネルキャパシター(Cp)のY電極電圧(Vy)は-Vsに実質的に維持されているものとする。

【0040】図3に示したように、モード1(M1)の期間では、まず、スイッチング素子(S2、S1、S4)が遮断されてスイッチング素子(S3)が導通し、接地端(O)、スイッチング素子(S3)、ダイオード(D1)、インダクタ(L)及びパネルキャパシタ(Cp)の経路でLC共振が発生する。LC共振によってインダクタ(L)に流れる共振電流(IL)は、サイン波の半周期を形成し、この時、Y電極電圧(Vy)はーVsからVsまで増加する。なお、ここでLC共振と称している現象は、継続的発振でなくて、S3のターンオン時に生ずる、LとCの組合せによるゆるやかな電圧・電流の変化現象である。

【0041】モード2(M2)では、Y電極電圧(Vy)がVsまで増加した時にスイッチング素子(S1)

を導通させて電源 (Vs) でY電極電圧 (Vy) をVs に維持する。この時、スイッチング素子 (S3) を遮断することができ、そうなければモード3 (M3) で遮断することもできる。

【0042】次に、モード3(M3)では、スイッチング素子(S4)が導通して、パネルキャパシター(Cp)、インダクタ(L)、ダイオード(D2)、スイッチング素子(S4)及び接地端(O)の経路でLC共振が発生する。LC共振によってインダクタ(L)に流れる共振電流(IL)は、サイン波の半周期を形成し、この時、Y電極電圧(Vy)はVsから-Vsまで減少する。

【0043】モード4(M4)では、Y電極電圧(V y)がーV sまで減少した時にスイッチング素子(S 2)を導通させて電源(-Vs)でY電極電圧(Vy)を-Vsに維持する。この時、スイッチング素子(S 4)を遮断することができ、そうでなければ次に繰り返されるモード1(M1)で遮断することもできる。

【0044】このようなモード1乃至モード4の過程を繰り返して、パネルキャパシターのY電極にVs及びーVsを交互に印加することができる。そして、他の電極(X電極)には第1実施例と反対極性にVs及びーVsを印加する維持放電回路を連結すれば、パネルキャパシター(Cp)の両端にかかる電圧が維持放電に必要な電圧(2Vs)になってパネルで維持放電が起こる。

【0045】このように、本発明の第1実施例によれば、パネルキャパシター(Cp)に充電された電圧を使用してパネルキャパシター(Cp)の電圧を変えることができる。言い換えれば、パネルキャパシターを充電または放電するための電流を外部電源から印加しなくてもよいので、不必要な電力を使用しないですむ。

【0046】以下では、図4乃至図6を参照して、本発明の第1実施例による維持放電回路に電源(Vs、-Vs)を電源を供給する電源部326を追加した実施例について説明する。

【0047】図4は本発明の第2実施例によるプラズマディスプレイパネルの維持放電回路の回路図であり、図5は本発明の第2実施例による維持放電回路の駆動タイミング図である。図6は本発明の第2実施例による維持放電回路を変形した回路を示す図面である。

【0048】図4に示したように、本発明の第2実施例による維持放電回路320は、電源部326をさらに含む。電源部326は、スイッチング素子(S5、S6)を含み、スイッチング素子(S5、S6)は電源(Vs)と接地端(O)との間に直列に連結される。スイッチング素子(S5、S6)の接続点と維持放電部322のスイッチング素子(S2)との間にはキャパシター(Cs)が連結され、また、スイッチング素子(S5、S6)の接続点はスイッチング素子(S1)に連結されている。そして、ダイオード(Ds)はキャパシター

(Cs)と接地端(O)との間に連結されている。この ようにすれば、電源(-Vs)がなくてもキャパシター (Cs)に充電された電圧を利用してパネルキャパシタ - (Cp)に-Vs電圧を印加することができる。

【0049】以下では、図5を参照して本発明の第2実 施例による維持放電回路の動作を第1実施例との差異を 中心に説明する。

【0050】図5に示したように、本発明の第2実施例 による駆動タイミングは、スイッチング素子(S5、S 6)の動作でパネルキャパシター(Cp)のY電極にV s及び-Vs電圧を印加するという点を除けば、第1実 施例と同一である。

【0051】詳しく説明すれば、モード1及び3(M 1、M3)、つまりパネルキャパシター(Cp)の電圧 を変える段階では、スイッチング素子(S5、S6)を 遮断する。モード2 (M2)では、スイッチング素子 (S6)が遮断された状態でスイッチング素子(S5) を導通させてパネルキャパシター(Cp)のY電極電圧 (Vy)をVs電圧に維持する。そして、電源(V s)、スイッチング素子(S5)、キャパシター(C s)、ダイオード(Ds)及び接地端の経路を通じてキ ャパシター (Сѕ) にVs電圧を充電する。モード4 (M4)では、スイッチング素子(S5)が遮断された 状態でスイッチング素子(S6)を導通させて接地端、 スイッチング素子(S6)、キャパシター(Cs)、ス イッチング素子(S2)及びパネルキャパシター(C p)の経路を形成する。そうすれば、キャパシター(C s) に充電された電圧(Vs) によってこの経路を通じ てパネルキャパシター(Cp)のY電極には-Vs電圧 が印加され、パネルキャパシター(Cp)のY電極電圧 (Vy)は-Vs電圧を維持することができる。

【0052】このように、本発明の第2実施例によれ ば、-Vs電圧を供給する電源(Vs)を使用しなくて もパネルキャパシター (Cp) に-Vs電圧を印加する ことができる。

【0053】本発明の第2実施例では、キャパシター (Cs)にVs電圧を充電する経路を形成するためにダ イオード (Ds) を使用したが、図6に示したように、 ダイオード(Ds)の代りにスイッチング素子(S7) を用いることもできる。 つまり、モード2 (M2) にお いて、キャパシター(Cs)にVs電圧を充電する場合 にはスイッチング素子(S7)を導通させて経路を形成 し、他の場合にはスイッチング素子(S7)を遮断して 経路を遮断する。

【0054】図4及び図6では、電源部326で用いら れるスイッチング素子(S5、S6、S7)をMOSF ETで表示したが、これに限定されず、同一または類似 した機能を遂行するものであればいかなるスイッチング 素子を使用してもかまわない。そして、このようなスイ ッチング素子はボディーダイオードを有するのが好まし

13

【0055】そして、本発明の第1及び第2実施例で は、インダクタ(L)を一つ使用したが、図7及び図8 に示したように、インダクタ(L1、L2)を二つ使用 することもできる。つまり、接地端からパネルキャパシ ター (Cp) 方向に形成される経路ではインダクタ (L 1)を使用し、パネルキャパシター(Cp)から接地端 方向に形成される経路ではインダクタ(L2)を用いる ことができる。

【0056】次に、本発明の第1及び第2実施例による 維持放電回路を異なる駆動タイミングで駆動する実施例 に対して図9乃至図12を参照して説明する。

【0057】図9及び図11は各々本発明の第3及び第 4実施例による維持放電回路の駆動タイミング図であ る。図10A乃至図10Hは各々本発明の第3実施例に よる維持放電回路において各モードの電流経路を示す図 面であり、図12A乃至図12Hは各々本発明の第4実 施例による維持放電回路において各モードの電流経路を 示す図面である。

【0058】本発明の第3実施例による維持放電回路は 第1実施例と同一な回路を有する。このような本発明の 第3実施例による動作を行う前に、スイッチング素子 (S2)が導通しているので、パネルキャパシター(C p)のY電極電圧(Vy)は-Vsに維持されているも のとする。

【0059】図9及び図10Aを見れば、モード1(M 1)では、スイッチング素子(S2)が導通した状態で スイッチング素子(S3)が導通して、スイッチング素 子(S3)、ダイオード(D1)、インダクタ(L)、 スイッチング素子(S2)及び電源(-Vs)に太線矢 印のような電流経路が形成される。この電流経路によっ てインダクタ(L)に流れる電流(IL)は線形的に増 加して、インダクタ(L)にエネルギーが蓄積される。 【0060】モード2(M2)では、スイッチング素子 (S3)が導通した状態でスイッチング素子(S2)が 遮断される。このようにスイッチング素子(S2)が遮 断されると、図10日に太線矢印で示したように、イン ダクタ(L)から電源(-Vs)に流れた電流(IL) は電流経路が遮断されるので、パネルキャパシター(C p) に流れるようになる。そうすると、インダクタ (L) とパネルキャパシター (Cp) とによってLC共 振が発生し、この共振電流とインダクタに蓄積されたエ ネルギーとによってパネルキャパシター(Cp)のY電 極電圧(Vy)は-Vs電圧からVsになるまで増加す

【0061】モード3(M3)では、パネルキャパシタ - (Cp)のY電極電圧(Vy)がVsよりも高くなっ てスイッチング素子(S1)のボディーダイオードが導 通し、図10℃に太線矢印で示したように、スイッチン グ素子(S3)、ダイオード(D1)、インダクタ

(L)、スイッチング素子(S1)のボディーダイオード及び電源(Vs)に電流経路が形成される。そうすると、インダクタ(L)からパネルキャパシター(Cp)に流れた電流(IL)は電源(Vs)で回収され、OAまで線形的に減少する。

【0062】また、スイッチング素子(S1)を導通させてパネルキャパシター(Cp)のY電極電圧(Vy)をVs電圧に維持する。この時、スイッチング素子(S1)はドレーンソース間の電圧が0電圧である状態で導通するので、スイッチング素子(S1)はゼロ電圧スイッチングをすることができ、これによりスイッチング素子(S1)のターンオンスイッチング損失が発生しない。そして、本発明の第3実施例では、インダクタ

(L) に蓄積されたエネルギーを利用するため、実際の維持放電回路に寄生成分がある場合にもY電極電圧(Vy)をVsまで増加させることができる。つまり、回路に寄生成分がある場合にもゼロ電圧スイッチングをすることができる。

【0063】次に、図10Dに示したように、モード4 (M4)では、スイッチング素子(S1)を継続して導通させてパネルキャパシター(Cp)のY電極電圧(Vy)をVsに維持し続け、インダクタに流れる電流(IL)が0Aまで下がった時にスイッチング素子(S3)を遮断する。

【0064】モード5(M5)では、スイッチング素子(S1)が導通した状態でスイッチング素子(S4)が導通して、図10Eに示したように、電源(Vs)、スイッチング素子(S1)、インダクタ(L)、ダイオード(D2)、スイッチング素子(S4)及び接地端に電流経路が形成される。そうすると、インダクタ(L)に流れる電流(IL)は反対方向に線形的に増加して、インダクタ(L)にエネルギーが蓄積される。

【0065】次に、モード6(M6)では、スイッチング素子(S1)が遮断されて、図10Fに示したように、パネルキャパシター(Cp)からインダクタ(L)にLC共振経路が形成される。そうすると、この共振電流(IL)とインダクタ(L)に蓄積されたエネルギーとによってパネルキャパシター(Cp)のY電極電圧(Vy)はVs電圧から-Vsになるまで減少する。【0066】モード7(M7)では、Y電極電圧(V

y)が-Vsに到達するまではスイッチング素子(S2)のボディーダイオードが導通し、図10Gに示したように、スイッチング素子(S2)のボディーダイオード、インダクタ(L)、ダイオード(D2)、スイッチング素子(S4)及び接地端に電流経路が形成される。そうすると、インダクタ(L)に流れた電流(IL)は接地端で回収されて0Aまで線形的に減少する。

【0067】また、ボディーダイオードが導通した状態でスイッチング素子(S2)が導通して、パネルキャパシター(Cp)のY電極電圧(Vy)がーVsに維持さ

れる。この時、スイッチング素子(S2)はドレーンソース間の電圧が0電圧である状態で導通するので、つまりスイッチング素子(S2)がゼロ電圧スイッチングをするため、スイッチング素子(S2)のターンオンスイッチング損失が発生しない。

【0068】次に、図10Hに示したように、モード8 (M8)では、スイッチング素子(S2)を継続して導通させてY電極電圧(Vy)を-Vsに維持し続け、インダクタに流れる電流(IL)が0Aまで下がった時にスイッチング素子(S4)を遮断する。

【0069】このようなモード1乃至モード8の過程を繰り返して、パネルキャパシターのY電極にVs及びーVsを交互に印加することができる。そして、他の電極(X電極)には第1実施例と反対極性にVs及びーVsを印加する維持放電回路を連結すれば、パネルキャパシター(Cp)の両端にかかる電圧が維持放電に必要な電圧(2Vs)になってパネルで維持放電が起こる。

【0070】以上で説明したように、本発明の第3実施例では、モード1及びモード5でインダクタにエネルギーを蓄積するために電力を消耗するが、モード3及びモード7で電力が再び回収される。したがって、理想的な場合では、消耗した電力と充電された電力とが同一になるので、消耗する電力の総量は0Wになって電力消耗がなく、パネルキャパシターの電圧を変化させることができる。そして、パネルキャパシターの端子電圧を変える時にインダクタに蓄積されたエネルギーを利用するため、回路に寄生成分がある場合にもゼロ電圧スイッチングをすることができる。

【0071】次に、図11、図12A乃至図12Hを参照して、本発明の第2実施例による維持放電回路に電源(Vs、-Vs)を供給する電源部326を追加した維持放電回路について説明する。

【0072】本発明の第4実施例による維持放電回路320は、第2実施例と同一な回路を有する。このような第4実施例による動作を行う前に、キャパシター(Cs)はVsに充電されており、スイッチング素子(S2、S6)が導通しているので、キャパシター(Cs)に充電された電圧(Vs)によってパネルキャパシター(Cp)のY電極電圧(Vy)はーVsに維持されているものとする。そして、第4実施例での動作は、スイッチング素子(S5、S6)、キャパシター(Cs)及びダイオード(Ds)を利用してVs及びーVs電圧を供給するという点を除けば、第3実施例の動作と同一なので、以下では、スイッチング素子(S5、S6)の動作を中心に説明する。

【0073】図11及び図12Aを見れば、モード1 (M1)では、スイッチング素子(S2、S6)が導通した状態でスイッチング素子(S3)が導通して、スイッチング素子(S3)、ダイオード(D1)、インダクタ(L)、スイッチング素子(S2)、キャパシター

(Cs) 及びスイッチング素子(S6) に電流経路が形成される。この電流経路によってインダクタ(L)に流れる電流(IL) は線形的に増加して、インダクタ(L) にエネルギーが蓄積される。

【0074】モード2(M2)では、スイッチング素子 (S3)が導通した状態でスイッチング素子 (S2、S6)が遮断される。そうすると、第3実施例のモード2で説明したように、図12Bに示した共振電流とインダクタ (L) に蓄積されたエネルギーとによってパネルキャパシター (Cp)のY電極電圧 (Vy)は-Vs電圧からVsになるまで増加する。

【0075】モード3 (M3)では、図12Cに示した ように、スイッチング素子(S3)、ダイオード(D 1)、インダクタ(L)、スイッチング素子(S1、S 5)のボディーダイオード及び電源(Vs)に電流経路 が形成され、インダクタ(L)で流れていた電流(I L)は電源(Vs)に回収される。また、ボディーダイ オードが導通した状態でスイッチング素子(S1、S 5)を導通して、Y電極電圧(Vy)をVsに維持す る。この時、第3実施例で説明したように、スイッチン グ素子(S1、S5)はゼロ電圧スイッチングを行うの でターンオンスイッチング損失が発生しない。そして、 電源(Vs)、スイッチング素子(S5)、キャパシタ - (C1)、ダイオード(Ds)及び接地端に形成され る経路によってキャパシター(Cs)に継続してVs電 圧を充電し、これは以下で説明するモード4及び5(M 4、M 5) でも同一である。

【0076】次に、図12Dに示したように、モード4(M4)では、スイッチング素子(S1、S5)を継続して導通させてY電極電圧(Vy)をVsに維持し続け、インダクタに流れる電流(IL)が0Aまで下がった後でスイッチング素子(S3)を遮断する。

【0077】モード5(M5)では、スイッチング素子(S1、S5)が導通した状態でスイッチング素子(S4)が導通して、図12Eに示したように、電源(Vs)、スイッチング素子(S5、S1)、インダクタ(L)、ダイオード(D2)、スイッチング素子(S4)及び接地端に電流経路が形成される。そうすると、インダクタ(L)に流れる電流(IL)は反対方向に線形的に増加するようになり、インダクタ(L)にはエネルギーが蓄積される。

【0078】次に、モード6(M6)では、スイッチング素子(S4)が導通した状態でスイッチング素子(S1、S5)が遮断される。そうすると、第3実施例のモード6で説明したように、図12Fに示した共振電流とインダクタ(L)に蓄積されたエネルギーとによってパネルキャパシター(Cp)のY電極電圧(Vy)はVs電圧から-Vsになるまで減少する。

【0079】モード7 (M7)では、図12Gに示したように、スイッチング素子(S6)、キャパシター(C

s)、スイッチング素子(S2)のボディーダイオード、インダクタ(L)、ダイオード(D2)、スイッチング素子(S4)及び接地端に電流経路が形成される。そうすると、インダクタ(L)に流れた電流(IL)はキャパシター(Cs)を通じて流れ、キャパシター(Cs)に電力が充電されて、OAまで線形的に減少する。【OO8O】また、ボディーダイオードが導通した状態でスイッチング素子(S2、S6)が導通して、Y電極電圧(Vy)がーVsに維持される。この時、スイッチング素子(S2、S6)は、第3実施例で説明したように、ゼロ電圧スイッチングをするのでターンオンスイッチング損失が発生しない。

【0081】次に、モード8(M8)では、図12Hに示したように、スイッチング素子(S2、S6)を継続して導通させてY電極電圧(Vy)を-Vsに維持し続け、インダクタに流れる電流(IL)が0Aまで下がった時にスイッチング素子(S4)を遮断する。

【0082】以上で説明したように、本発明の第4実施例では、モード1及びモード5でインダクタにエネルギーを蓄積するために電力を消耗するが、モード3及びモード7で電源(Vs)及びキャパシター(Cs)に電力が充電される。したがって、理想的な場合には、消耗された電力と充電された電力が同一になるので、消耗される電力総量は0Wになって電力消耗なく、パネルキャパシターの電圧を変化させることができる。

【0083】そして、本発明の第4実施例でも、ダイオード(Ds)の代りにスイッチング素子(S7)を用いることができる。この場合にスイッチング素子(S7)は、スイッチング素子(S5)が導通する場合に共に導通して、キャパシター(Cs)が継続してVs電圧に充電されるようにする。

【0084】本発明の第3及び第4実施例でも、第1及び第2実施例でのように、インダクタを二つ(L1、L2)用いることができる(図7及び図8参照)。つまり、接地端からパネルキャパシター(Cp)の一端の方向に形成される経路ではインダクタ(L1)を使用し、パネルキャパシター(Cp)の一端から接地端の方向に形成される経路ではインダクタ(L2)を用いることができる。このように二つの方向のインダクタを異なるようにすれば、パネルキャパシター(Cp)のY電極電圧(Vy)の上昇時間と下降時間を異なるように設定することができる。

【0085】次に、本発明の第1乃至第4実施例による維持放電回路の他の実施例に対して、図13乃至図29を参照して説明する。

【0086】図13乃至図29は各々本発明の実施例による維持放電回路を示す図面である。図13乃至図24に示した維持放電回路は、本発明の第1または第3実施例による維持放電回路を変形した回路であり、図25乃至図29に示した維持放電回路は、本発明の第2または

第4実施例による維持放電回路を変形した回路である。 【0087】図13を見れば、本発明の他の実施例による維持放電回路は、インダクタ(L)の位置を除けば第1または第3実施例と同一である。ここで、インダクタ(L)は、スイッチング素子(S3、S4)の接点と接地端との間に連結されている。

【0088】図14を見れば、本発明の他の実施例による維持放電回路は、ダイオード(D1、D2)の位置を除けば図13に示した実施例と同一である。つまり、ダイオード(D1、D2)は各々スイッチング素子(S3、S4)とインダクタ(L)との間に連結されている。

【0089】図15乃至図17を見れば、本発明の他の実施例による維持放電回路は、二つの電源の電圧の大きさ(VH,VL)及び電力回収用キャパシター(Cc)を除けば各々図2、13及び14に示した実施例と同一である。詳しく説明すれば、図15乃至図17に示した維持放電回路では、第1維持電源と第2維持電源の電圧の大きさが互いに異なる。このように二つの電源の電圧の大きさが互いに異なる場合には、電力回収用キャパシター(Cc)が存在し、このキャパシター(Cc)には(VH+VL)/2の電圧が充電されていなければならない。

【0090】図18乃至図20を見れば、本発明の他の 実施例による維持放電回路は、各々図14、図15及び 図17に示した維持放電回路においてインダクタ(L 1、L2)を二つにした場合である。

【0091】図21乃至図24を見れば、本発明の他の 実施例による維持放電回路は、各々図7、18、19及び20に示した維持放電回路においてインダクタ(L 1、L2)とダイオード(D1、D2)との位置を変え た場合である。

【0092】図25及び図26を見れば、図25に示した本発明の他の実施例による維持放電回路は、インダクタ(L)の位置を除けば図4に示した維持放電回路と同一で、図26に示した本発明の他の実施例は、ダイオード(D1、D2)の位置を除けば図25に示した実施例と同一である。

【0093】図27乃至図29を見れば、図27に示した本発明の他の実施例による維持放電回路は、図26に示した維持放電回路においてインダクタ(L1、L2)を2つにした場合である。図28及び図29に示した本発明の他の実施例は、各々図8及び図27に示した実施例においてインダクタ(L1、L2)とダイオード(D1、D2)との位置を変えた場合である。

【0094】以上で説明した本発明の他の実施例による維持放電回路の駆動方法は、第1乃至第4実施例での説明を参照すれば容易に分かるので説明を省略する。

【0095】そして、本発明の実施例では、パネルのY電極に印加する電圧について説明したが、前述したよう

に、これはX電極にも当然適用される回路である。また、印加される電圧を変形すればアドレス電極にも適用可能である。

[0096]

【発明の効果】以上のように、本発明のプラズマディスプレイパネルの維持放電回路は、外部に容量の大きい電力回収用キャパシタを使用しなくても電力を回収することができる。また、回路の寄生成分がある場合にもゼロ電圧スイッチングをすることができるのでスイッチング素子のターンオン損失が減る。

【0097】以上で、本発明の好ましい実施例について 詳細に説明したが、本発明の権利範囲はこれに限定され ず、請求の範囲で定義している本発明の基本概念を利用 した当業者の様々な変形及び改良形態も本発明の権利範 囲に属する。

【図面の簡単な説明】

【図1】 本発明の実施例によるプラズマディスプレイパネルを示す図面である。

【図2】 本発明の第1実施例によるプラズマディスプレイパネルの維持放電回路の回路図である。

【図3】 本発明の第1実施例による維持放電回路の駆動タイミング図である。

【図4】 本発明の第2実施例によるプラズマディスプレイパネルの維持放電回路の回路図である。

【図5】 本発明の第2実施例による維持放電回路の駆動タイミング図である。

【図6】 本発明の第2実施例による維持放電回路を変形した回路を示す図面である。

【図7】 本発明の第1実施例による維持放電回路を変形した回路を示す図面である。

【図8】 本発明の第2実施例による維持放電回路を変形した回路を示す図面である。

【図9】 本発明の第3実施例による維持放電回路の駆動タイミング図である。

【図10A】 本発明の第3実施例による維持放電回路 において各モードの電流経路を示す図面である。

【図10B】 本発明の第3実施例による維持放電回路 において各モードの電流経路を示す図面である。

【図10C】 本発明の第3実施例による維持放電回路 において各モードの電流経路を示す図面である。

【図10D】 本発明の第3実施例による維持放電回路 において各モードの電流経路を示す図面である。

【図10E】 本発明の第3実施例による維持放電回路 において各モードの電流経路を示す図面である。

【図10F】 本発明の第3実施例による維持放電回路 において各モードの電流経路を示す図面である。

【図10G】 本発明の第3実施例による維持放電回路において各モードの電流経路を示す図面である。

【図10H】 本発明の第3実施例による維持放電回路 において各モードの電流経路を示す図面である。 【図11】 本発明の第4実施例による維持放電回路の 駆動タイミング図である。

【図12A】 本発明の第4実施例による維持放電回路 において各モードの電流経路を示す図面である。

【図12B】 本発明の第4実施例による維持放電回路 において各モードの電流経路を示す図面である。

【図12C】 本発明の第4実施例による維持放電回路 において各モードの電流経路を示す図面である。

【図12D】 本発明の第4実施例による維持放電回路 において各モードの電流経路を示す図面である。

【図12E】 本発明の第4実施例による維持放電回路 において各モードの電流経路を示す図面である。

【図12F】 本発明の第4実施例による維持放電回路 において各モードの電流経路を示す図面である。

【図12G】 本発明の第4実施例による維持放電回路 において各モードの電流経路を示す図面である。

【図12H】 本発明の第4実施例による維持放電回路 において各モードの電流経路を示す図面である。

【図13】 本発明の実施例によるプラズマディスプレイパネルの維持放電回路を示す図面である。

【図14】 本発明の実施例によるプラズマディスプレイパネルの維持放電回路を示す図面である。

【図15】 本発明の実施例によるプラズマディスプレイパネルの維持放電回路を示す図面である。

【図16】 本発明の実施例によるプラズマディスプレイパネルの維持放電回路を示す図面である。

【図17】 本発明の実施例によるプラズマディスプレイパネルの維持放電回路を示す図面である。

【図18】 本発明の実施例によるプラズマディスプレイパネルの維持放電回路を示す図面である。

【図19】 本発明の実施例によるプラズマディスプレ

イパネルの維持放電回路を示す図面である。

【図20】 本発明の実施例によるプラズマディスプレイパネルの維持放電回路を示す図面である。

【図21】 本発明の実施例によるプラズマディスプレイパネルの維持放電回路を示す図面である。

【図22】 本発明の実施例によるプラズマディスプレイパネルの維持放電回路を示す図面である。

【図23】 本発明の実施例によるプラズマディスプレイパネルの維持放電回路を示す図面である。

【図24】 本発明の実施例によるプラズマディスプレイパネルの維持放電回路を示す図面である。

【図25】 本発明の実施例によるプラズマディスプレイパネルの維持放電回路を示す図面である。

【図26】 本発明の実施例によるプラズマディスプレイパネルの維持放電回路を示す図面である。

【図27】 本発明の実施例によるプラズマディスプレイパネルの維持放電回路を示す図面である。


【図28】 本発明の実施例によるプラズマディスプレイパネルの維持放電回路を示す図面である。

【図29】 本発明の実施例によるプラズマディスプレイパネルの維持放電回路を示す図面である。


【符号の説明】


- 100 プラズマパネル
- 200 アドレス駆動部
- 300 走査·維持駆動部
- 320 維持放電回路
- 322 維持放電部
- 324 電力回収部
- 326 電源部
- 400 制御部

【図1】




【図2】












【図7】




【図4】




【図6】




【図8】





【図10A】




【図10B】











【図12B】




















フロントページの続き

(72)発明者 金 熙煥

大韓民国忠清南道天安市新芳洞(番地なし) デゥレ現代アパート205棟1403号

Fターム(参考) 5C080 AA05 DD22 DD26 FF01 HH04 HH05 JJ03 JJ04